# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-134729 (43)Date of publication of application : 10.05.2002

(51)Int.Cl.

H01L 27/146 H04N 5/335

(21)Application number : 2000-327662

(71)Applicant : INNOTECH CORP (72)Inventor : KAWAJIRI KAZUHIRO MITSUIDA TAKASHI

# (54) SOLID-STATE IMAGE PICKUP DEVICE AND METHOD FOR DRIVING THE SAME


(57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To provide a MOS-type image sensor that can take an image produced by an optical signal with the whole light-receiving surface, can convert the optical signal into an electrical signal, and can output the electrical signal as an image signal to the outside.

26.10.2000

SOLUTION: The MOS-type image sensor includes a light-receiving diode 111, having a light-receiving region that is formed on a substrate 11, and produces light-producing electric charges, when light is applied thereto; an insulating gate type field effect transistor 112 for detecting optical signals which is provided with a region 25 for accumulating the light-producing electric charges, and outputs a threshold voltage modulated by the accumulation of the light-producing electric charges as an optical signal, and is formed on the substrate 11; an electric charge carrying path for carrying the light-producing electric charges produced in the light-producing electric charges produced in the light-producing electric charges produced in the light-





discharging path for discharging the light-producing electric charges produced in the lightreceiving region to the substrate 11; and a means 42 for controlling a potential barrier with respect to the light-producing electric charges of the electric charge discharging path.

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-134729

(P2002-134729A) (43)公開日 平成14年5月10日(2002.5.10)

(51) Int.Cl.'	徽別記号	ΡI	テーマコード(参考)
H01L 27/146		H 0 4 N 5/335	E 4M118
H 0 4 N 5/335			U 5C024
		LIO 1 I 97/14	

#### 審査請求 未請求 請求項の数17 OL (全 19 頁)

(21)出願番号	特願2000-327662(P2000-327662)	(71)出顧人	593102345
			イノテック株式会社
(22)出顧日	平成12年10月26日(2000.10.26)		神奈川県横浜市港北区新横浜3-17-6
		(72) 発明者	川尻 和磨
			神奈川県横浜市港北区新横浜3丁目17番6
			号 イノテック株式会社内
		(72)発明者	三井田 ▲高▼
			神奈川県横浜市港北区新横浜3丁目17番6
			号 イノテック株式会社内
		(74)代理人	100091672
			弁理士 岡本 啓三
			<b>开程工 阿辛 省二</b>


最終頁に続く


# (54) [発明の名称] 固体操像装置及びその駆動方法

#### (57)【要約】

【藤樹】 受光面全面で、かつ同時に光信号による映像 を取り込んで、その光信号を電気信号に変換して映像信 号として外部に取り出すことができるMOS型イメージ センサを提供する。

【解決手段】 基板11上形成された光照射により光 発生電荷を発生する受光頻級を備えた受光ダイオード1 11と、光発生薬の参類確認と5を組念、光発と5を組入、光発生薬の参類確認と5を組念、光発と5 の蓄積により変調された環信電圧を光信号として出力する。基度11上形成された光信号後は用絶縁ゲート型 電景外級トランジタ112と、受光鋼域で発生した光 発生薬荷を蓄積販域に転送する電荷転送経路と、受光鋼域で発生した光発生電荷を板に排出する電荷無過経路と、受光領域で発生した光発生電荷を板切ける電荷排出経路と、電荷排出経路と、電荷排出経路と、電荷排出経路とと、電荷排出経路とと





【特許請求の範囲】

【請求項1】 基板上に形成された光照射により光発生 電荷を発生する受光間域を備えた受光グイオードと、前 起光発生電荷の書籍(転ま り変調された陽情電圧を光信号として出力する、前記基 坂上に形成された光信号伸出用絶縁ゲート型電界旁果ト ランジスタと、前記受光部域で発生した光発生電荷を前 記書積電域に転送する電荷電送路路と、

前記受光領域で発生した光発生電荷を前記基板に排出す る電荷排出経路と、

前記電荷排出経路の前記光発生電荷に対する電位障壁を 制御する手段とを有することを特徴とする固体操像装 網、

【請求項2】 前記受光ダイオードは一導電型の前記基 板上に形成された反対導電型層内に形成された一導電型 の第1のウエル領域と、前記第1のウエル領域の表層に 形成された反対導電型領域とを有し、前記光信号検出用 絶縁ゲート型電界効果トランジスタは前記反対進電型圏 内に形成された一導電型の第2のウエル領域と、リング 状のゲート電極と、該リング状のゲート電極の内縁に囲 20 まれた前記第2のウエル領域内に形成されたソース領域 と、前記リング状のゲート電極の外縁を囲む前記第2の ウエル領域内に形成されたドレイン領域と、前記ドレイ ン領域と前記ソース領域との間のチャネル領域と、前記 チャネル領域下の第2のウエル領域内であって、前記ソ ース領域を囲むように形成された、前記第1及び第2の ウエル領域よりも高い不純物濃度を有する高濃度埋込層 とを有し、前記受光領域は前記第1のウエル領域を含 み、前記光発生電荷の蓄積領域は前記高濃度埋込層であ り、前記電荷転送経路は前記第1のウエル領域及び第2 のウエル領域を含むことを特徴とする請求項1記載の周

体機像装置。 【請求項3】 前記第1のウエル領域に前記反対導電型 層を介して瞬候する、前記集をと接続した一場電型のオ ーパフロードレイン領域と、前記第1のウエル領域の端 部領域上から前記オーパフロードレイン領域とにかけて ゲート絶縁候後介して形波されオーパフロードレイン ゲートをを有し、前記電荷排出経路は前記第1のウエル 領域の端部領域から前記反対等電型層を経一前記オーフロードレイン プロードレイン領域に至る経路を含み、前記電荷排出経 路の光発生電荷に対する電位極壁を制御する手段は前記 オーパフロードレインゲートであることを特徴とする請 オーパフロードレインゲートであることを特徴とする請 オーパコロードレインゲートであることを特徴とする請 オーパコロードレインゲートであることを特徴とする請

【請求項4】 前記電荷排出経路内であって、少なくと も前記第1のウエル環域から前記反対構電型層を軽て前 記オーパフロードレイン領域に至る経路の表層に一導電 型領域が形成されていることを特徴とする請求項3記載 の固体操像変態。

【請求項5】 前記電荷排出経路内であって、少なくと も前記第1のウエル領域から前記反対導電型層を経て前 記オーバフロードレイン領域に至る経路の表層に反対導 電型領域が形成されていることを特徴とする請求項3記 載の固体操像装置。

【請求項6】 前記第1のウエル領域と第2のウエル領域 域の間に前記第1のウエル領域及び第2のウエル領域より も低濃度の一端電型領域を介在させることにより前記 電荷転送経路内に前記光発生電荷に対する電位障壁が形 成されていることを特徴とする請求項279至5の何れか 一に記載の個影像装飾

[議末項7] 前温帯、のウエル領域と前訟第2のウエ ・領域は相互に接触し、かつ前記制、のウエル領域の 系統強度を前記第2のウエル領域の不統約機定よりも高 くすることにより前記電荷転送経路内に前記光発生電荷 に対する電位障壁が形成されていることを特徴とする請 水項2万型50向別かか・に記載の間依線後半級

【請求項8】 前記電荷転送経路のうち前記第1のウエ ル領域と前記第2のウエル領域とを接続する領域の前記 光発生電荷に対する電位障壁を削御する手段を有するこ とを特徴とする請求項2万至5の何れか一に記載の匿体 盤隻装度。

【講來項 9】 前起第1のウエル領域と前記第2のウエル領域とを接続する領域に前記反対構理型層であり、前記
第1のウエル領域と要称する電位環境の対象を開催した。 第1のウエル領域の表層に形成された反対構理型領域の 縁節から前記第1のウエル領域の循路領域、前記反対構 型型層反び前記第2のウェルイ領域の総領域を介 にひより、対象を介 で設けられたトランスファゲートであることを特徴とす の請求項8記簿の接換金線で

【請求項10】 前記電荷転送経路内であって、少なく とも前記第1のウエル領域から前記反対導電型層を経て 前記第2のウエル領域に至る経路の表層に一導電型領域 が形成されていることを特徴とする請求項9記載の固体 利息を当際

【請求項11】 前記電荷転送経路内であって、少なく とも前面第1のウエル領域から前記反対導電型層を経て 前記第2のウエル領域に至る経路の表層に反対導電型領 城が形成されていることを特徴とする請求項9記載の固 体援後整應。

【請求項12】 請求項1乃至11の固体操像装置の構成を1つの画案とし、該画業が前記基板上に複数配列されてなることを特徴とする固体操像装置、

【請求項 1 3】 隣接する模数の前記画素の冬電荷排出 経路はともに、各々の前記第1のウエル領域から近びて 一カ所で前記基板と接続され、かつ前記名報時出経路 において前記光発生電荷に対する電位原壁を制飾する手 段を有することを特徴とする請求項12記載の関係擬像 装置。

【請求項14】 前記複数の画素は列と行に配列されて ∞ いることを特徴とする請求項12又は13の何れか一に 記載の固体撮像装置。

【請求項15】 前記固体撮像装置は、前記光信号検出 用絶縁ゲート型電界効果トランジスタのゲート電極に未 査信号を供給する垂直走査信号駆動走査回路と、 前記絶縁ゲート型電界効果トランジスタのドレイン領域

3

にドレイン電圧を供給するドレイン電圧駆動走査回路

前記絶縁ゲート型電界効果トランジスタのソース領域の 電圧を記憶し、さらに前記ソース領域の電圧に対応した 光信号を出力する信号出力回路と、

前記光信号を読み出すタイミングを制御する走査信号を 供給する水平走査信号入力走査回路とを有することを特 徴とする請求項13記載の固体撮像装置。

【請求項16】 請求項14記載の固体撮像装置を用い て、前記光発生電荷に基づく光信号を読み出し、映像信

- 号として出力する固体機像装置の駆動方法であって. (a) すべての前記画素について、前記受光衛域内の残 留電荷に対して前記電荷排出経路の電位障壁を低くし、 及び前記光発生電荷の蓄積領域内の残留電荷に対して前 記蓄積領域から前記基板に至る経路の電位職壁を低くし 20 て、少なくとも前記受光領域内及び前記光発生電荷の蓄
- (b) 次いで、前記すべての面素について、前記受光館 域内の光発生電荷に対して前記電荷転送経路と前記電荷 排出経路とに電位障壁を形成して、前記受光領域に光照 射により前記光発生電荷を発生させ、蓄積し、

積領域内の残留電荷を前記基板に構き出し、

- (c) 次いで、前記受光領域内の光発生電荷に対して前 記電荷排出経路に電位障壁を形成するとともに前記電荷 転送経路の電位障壁を低くして、前記光発生電荷を前記 電荷転送経路を通して前記蓄稽領域に転送して蓄積し
- (d) 次いで、前記光発生電荷に対応する光信号読み出 しのために選択された前記行に並ぶ画素のすべてについ て、前記受光領域内の光発生電荷に対して前記電荷転送 経路に電位障壁を形成するとともに前記電荷排出経路の 電位障壁を低くして、前記光発生電荷の蓄積量に対応す る関値電圧の変化を読み出すとともに、前記受光領域で 発生する光発生電荷を前記受光領域から前記電荷排出経 路を通して前記基板に排出し、一方、前記選択された行 以外の他の前記行の画素のすべてについて、前記蓄積領 域の光発生電荷に対して前記光発生電荷の差積領域から 前記基板に至る経路に電位障壁を形成して前記蓄積領域 に前記光発生電荷を蓄積しておくとともに、前記受光師 域で発生する光発生電荷に対して前記電荷転送経路に電 位障壁を形成し、かつ前記電着排出経路の電位障壁を低 くして前記受光領域で発生する光発生電荷を前記電荷排 出経路を経て前記基板に排出し、
- (e) 前記(d)の動作を繰り返して、前記画素に取り 込まれた光信号を前記すべての行について順次読み出す ことを特徴とする固体撮像装置の駆動方法。

- (d) における前記光発生電荷の蓄積量に対応する閾値 電圧の変化を読み出す動作の後に、前記行に並ぶ面素の
- (d1) 前記光発生電荷の蓄積領域に蓄積された光発生 電荷を排出し、
- (d2) 次いで、前記光発生電荷の蓄積領域から前記光 発生電荷を排出した状態での閾値電圧の変化を読み出
- (d3)次いで、前記光発生電荷の蓄積量に対応する関 値電圧の変化と、前記光発生電荷の萎積領域から前記米 発生電荷を排出した状態での閾値電圧の変化との差の信 号を読み出すことを特徴とする請求項16記載の間体格 俊装置の駆動方法。

#### 【発明の詳細な説明】

すべてについて、

## [0001]

【発明の属する技術分野】本発明は、固体操像装置及78 その駆動方法に関し、より詳しくは、ビデオカメラ、電 子カメラ、画像入力カメラ、スキャナ又はファクシミリ 等に用いられる関値電圧変調方式のMOS型イメージャ ンサを用いた固体撮像装置及びその駆動方法に関する。 [0002]

【従来の技術】CCD型イメージセンサやMOS型イメ ージセンサなどの半導体イメージセンサは量産性に優れ ているため、パターンの微細化技術の進展に伴い、ほと んどの画像入力デバイス装置に適用されている。特に、 近年、CCD型イメージセンサと比べて、消費電力が小 さく、かつセンサ素子と周辺回路素子とを同じCMOS 技術によって作成できるという利点を生かして、MOS 型イメージセンサが見直されている。

【0003】このような世の中の動向に鑑み、本願出願 人はMOS型イメージセンサの改良を行い、光信号検出 用MOSトランジスタのチャネル領域下にキャリアポケ ット(高濃度埋込層)25を有するセンサ素子に関する 特許出願(特願平10-186453号)を行って特許 (登録番号2935492号) を得ている。そのMOS 型イメージセンサは特許の図8に示す構造を有してい る。その構造においては、図8に示すように、単位画素 は受光ダイオードと受光ダイオードに隣接する光信号輪 出用MOSトランジスタとから構成される。受光ダイオ ードと光信号検出用MOSトランジスタとはp型のウエ ル領域によって繋がっている。光信号検出用MOSトラ ンジスタにおいては、ゲート電極がリング状を有し、中 央部にn型のソース領域が形成され、ゲート電極の外周 を囲むようにn型のドレイン領域が形成されている。ゲ 一ト電極下方、ソース領域の近傍のウエル領域内にソー ス領域を囲むようにp型のホールポケットが設けられて

【0004】ところで、CCDセンサはメカニカルシャ ッタ無しで全面同時シャッタを切って受光ダイオードに 【請求項17】 前記(e)の動作の前であって、前記 50 より映像信号を受光した後、その映像信号を転送路に読 み出し、その後転送路に読み出した信号を外部に読み出 すことにより静止した歪のない映像信号を取り出すこと ができる。これた対して、上部MOS 型ペイップサ ではフォーカルプレイン型シャッタで受光ダイオードに より画像を取り込む。そして、一連か繰り返し動作によ り光電波奏された機能信号を切けず、例えば、初級に 切間に各電極に高い逆電圧を印加して空之化させ、ホールボケットに残る光発生正れを放出させる。養費即間に 受光ダイオード部に光照射により深を生正みを生き は、ホールボケットに転送させて蓄積させ、読出期間に 光発生正礼の蓄質値に比りして変調された光信号検出別信 電景効果トランジスタの関値を増加することにより出信 電景効果トランジスタの関値を掛けることにも別指 電景効果トランジスタの関値を増加することにより出信

#### 号を検出する。 【0005】

【発明が解決しようとする限型】しかしながら、上配順 像取り込み方式では、高速移動物体を撮影する場合、ま たより多順な名するイメージセンサで撮影する場合、 読み始めと読み終わりの時間差のため、画像に歪が生じ るという問題がある。本地明は、上記従来技術の問題は、 に鑑みて動件されたものであり、受光面全面で、かつ同 時に光信券による映像を取り込んで、その光信号を電気 信号に変換して映像信号として外部に取り出すことがで きるMOS型イメージセンサ及びその駆動力法を提供す もものである。

#### [0006]

【課題を解決するための手段】上記課題を解決するため、この発明は国体機能費に係り、その固体機能養廃 成本構成として、基板上に形成された無限料により光 発生電荷を発生する受光領域を個えた受光タイオードと、 前記光光生電荷の新積到域を個え、光発生電荷の新 積により変調された関係電圧を光信分として出力する。 前記基度上に形成された光信券依旧用総数グート型電票 効果トランジスタと、前記受光領域で発生した光発生電荷 衛を削削蓄積限版に転送する電荷転送軽勝と、前記受光 領域で単生した光発生電荷を前記基板に掛けする電荷排 起路的、前記電荷排出極密の前記光発生電荷に対する 電位環要を制御する手段とを有している。

【0007】即ち、図2(a)、図7(a)及び図11 (a)に示すま方に、変光ダイオード111と受光ダイ オード11に解検する光信ち後は用の総検サール型電 界効果トランジスタ (MOSトランジスタ) 112とを 含む単位面業101を有している。そして、受光ダイオード111は両の基板11上のの型隔32a内に形成 されたり型の第1のウエル領域15a、43に形成さ れ、MOSトランジスタ112は1型の成板11上のの 型隔32b内に形成されたり型の第2のウエル領域15 bに形成されている。また、MOSトランジスタ112 のチャネル領域の下の第2のウエル領域15b内であって、ソース領域16の辺部に光発生電信を蓄積する高 濃度型辺層(キャリアポケット)光発生電荷の蓄積額 城) 25が形成されている。

【0008】さらに、図2 (a)、図7 (a)、図9及 び図11 (a) に示すように、受光タイオード111部 のp 翅の第1のウエル領域15 a、43の隣に n型層3 2 a を投水でp 型の基板11と繋がっているp 型のオー パフロードレイン領域41が設けられている。また、第 1のウエル領域15 a、43の備能領域の上力からオー パフロードレイン領域410上方にわたってオーパワロ ードレインゲート (OFDG: 光発生電荷に対する電位 障壁を制御する手段)42、42 a、42 bが建機質1

- 必要な場合オーバフロードレインゲート42、42a、 42bにより電荷排出経路の光発生電荷に対する電位障壁が制御される。

【009】特に、図8、図10に示すように、完美ダイオード111部のウエル領域15aが行と列に指って 並よように保持しつつ、かつ、列方向(彼いほ行方向) や斜め方向で隣接する第1のウエル領域15aに対して 共通のオーバフロードレイン領域41が設けられている。オーバフロードレイン領域420円を20円の パフロードレイン領域41の上方を通り、解接する相互 の第1のウエル領域15aを構成しするように設けられている。

【0010】上記の構成において、キャリアポケット 2 5への光発生電荷の流れを制御するため、受光観象から キャリアポケット 25に至る電荷転送経路で光発生電荷 に対する電位施壁を制御することができるように、以下 のような特徴を有している。第1に、図2(a)に示す ように、電荷転送経路において、第1及び第2のウエル 傾城 15 a と 15 b とは低濃度の P 型傾城 15 c を介し て繋がっていることを特徴としている。

60 [0011] 第2に、図7 (a) に示すように、受光ダイナード11前の第1のウエル領域43はMOSトランジスタ112部の第2のウエル領域45 ちよりもp型の毛銭物濃度が高くなっていることを物徴としている。第3に、図11(a) に示すように、第1及び第2のウエル領域15a、15b同土はn型第32aを挟んで配置されており、トランスファゲート44は第1のウエル領域15aの対象形領域の上が5cの型第32aの上方を経て第2のウエル領域15bの端隔部領域の上方にわてって設けられている。トランスファダーは440下についまります。トランスファダーは440下についまります。

が形成されている。場合により、p型領域17dを設けず、<math>n型層32aが表面に露出していてもよい。

【0012】次に、上記機2の固体操像変異、勢に光発生電荷としてホール(圧孔)を用いた場合において、本 発明の固体操像変異の駆動力法を説明する。まず、初期 化助作を行なう。初期化動作では、全国家について少なくとも受光領域及びキャリアボウット25から光発生電荷を掛けする動作を行なわせる。即か、受光韻戯杯の残留電荷上対して東右側半路の電位破壁を低くし、及びキャリアボウット25かの長衛電荷上が1でキャリアボット25から基板11に至る経路の電位隙壁を低くして、受災間域及びキャリアボウット25から基板11に至る経路の電位隙壁を低くして、受災間域及びキャリアボウット25内の残留電荷を持条出す。

【0013】次いで、蓄積動作に移る。蓄積動作では、 全面潔において光発生電荷を蓄積する動作を行なわせ 高、即ち、受光極内の光発生電荷を対して電荷転送経 路と電荷排出経路とに電位限壁を形成して、突光面全面 で、かつ同時に映像に基づく光信号を取り込む。これに より、受光恒軍で光発生電荷を発生させ、かつ受光領域 に光発生電荷を著掛する。次いで、受光恒域内の光発生 電荷に対して電荷排出経路に電位障壁を形成するととも に電荷転送経路の電位障壁を低くして、光発生電荷をキ ャリアボケット25に転送する。

【0014】次いで、読出し動作に移る。読出し動作で は、一行ずつ、光電変換された光信号を読み出す。この ため、光発生電荷に基づく光信号読み出しのために選択 された行に並ぶ画素のすべてについて、光発生電荷に対 応する光信号読み出しのために選択された行に並ぶ画書 のすべてについて、受光領域内の光発生電荷に対して電 荷転送経路に電位障壁を形成するとともに重荷排出経路 の電位障壁を低くして、光発生電荷の蓄積量に対応する 閾値電圧の変化を読み出す。このとき、受光領域で引き 続き受光している場合に受光領域で発生する光発生電荷 は受光領域から電荷排出経路を通して基板11に排出さ れる。一方、選択されない行 (非選択行) の画素のすべ てについて、キャリアポケット25の光発生電荷に対し てキャリアポケット25から基板11に至る経路に電位 障壁を形成してキャリアポケット25に光発生電荷を蓄 積しておくとともに、受光領域で発生する光発生電荷に 対して電荷転送経路に電位障壁を形成し、かつ電荷排出 経路の電位障壁を低くして受光領域で発生する光発生電 荷を電荷排出経路を経て基板に排出するとともにキャリ アポケット25内の光発生電荷が漏洩しないようにす

【9015】このようにして、光発生電荷に対応する光信号を行動に限応波み出す。 水路号は雑音の原因 となる発信すとサアによるノイズ信号扱分を含んいて、 スノイズ信号成分を除くための特別の動作を行なって もよい、即ち、図 4、図 5、図 6に済すように、読出し 動作においては、選択行の光信号の遊出し動作は、 て、非選択行の順素への電位付与状態はそのままにして、その選択行の順素と正記と同じようにして初期化 、 者の選択行の開業と正記と同じようにして初期化 、 引き続き、別期化した大戦での関値電圧を部外出 す。そして、光発生電荷量に対応する関値電圧と初期化 した大戦での関値電圧の途の信号を算出し、正映の光信 号成分を映像行列として出力する。

【0016】以下に、上記構成により奏される作用・効果を設明する。この発明の固体機像装置においては、受 光観域で発生した光発生電路を基度11に掛けっる電荷 排出経路と、電荷排出経路の光発生電荷に対する電位障 壁を制御する手段とを有している。具体的には、電荷排 出経路は、受光ダイオード111の第1のウエル領域 12 aからの型層 2 a 及びオーパフロードレイン領域4 1 を経て基板11に至る経路である。また、電位障壁を 制御する手段は電荷排出経路に設けられたオーパフロー ドレイングート42である。

【0017】 従って、必要なときに、受光領域から基板 11に向かう光発生電荷の流れを削削することができ る。また、電荷転送経路のうち、受光ダイメード11 部の第1のウエル領域15 aとMOSトランジスタ部の 第2のウエル領域15 bとの授約領域に低渡度のp型領域15 cが存在している。

【0018】低濃度のp型領域15cは周りの第1及び第2のウエル領域15a、15bに比べて正式に対する 電位が高くる。この場合、ゲート電框15kmがる 電圧とドレイン領域17aに印加する電圧とを相対的に 調整することにより、p型領域15cの電化が光発生電 荷に対する障壁となるように調整することができる。 れにより、必要なときに、受光領域からキャリアポケッ ト25kmかう光発生電荷の流れを制御することができる。

【0019】さらに、 受光ダイオード111部の第1の ウエル領域43はMOSトランジスタ112部の第2の ウエル領域151とりもり型の不純物濃度が蒸んなって いる。 p型の不純物濃度が低い力の第2のウエル領域1 5 bはp型の不純物濃度が低い力の第2のウエル領域3 よりも光発生電荷に対する値にあるくな。この場合、グート電極19に印加する電圧とドレイン領域17 aに印加する電圧とを相対的に調整することにより、その電位差が光を電荷に対する速度とを相対的に影響することにより、その電位差が光を電荷に対する速度となるように調整することができる。これにより、受光領域からキャリアボケット25に向かう光発生電荷の流れを制御することができる。

【0020】また、第1のウェル領域15aと第2のウェル領域15bとが n型層32aを介して接続され、かつその接続領域上に発練しまり、トランスファゲート44が設けられている。場合により、トランスファゲート44の下で n型層32aの表層に低速度のp型個域17dが形成されてもよい。トランスファゲート44に印加する電圧により、その領域の電位が光発生電荷

に対する障壁となるように調整することができる。これ により、受光領域からキャリアポケット25に向かう光 発生電荷の流れを制御することができる。

【0021】この専門の国体操像装置の彫動方法においては、初期化期間と着独期間と設出期間とをこの順に繰り返している。特に、初期化期間と被出期間でを訓案について、初期化とキャリアボケット25への書積とを行ない、設計し動作において、選代の場合の議会が必然合号を認み出す際に、電荷転送経路の電位と、電荷排出経路の電位と影響して非選択行のキャリアボケット25に蓄 間差れたキャリアが高級しないようにするとともに、該出し動作中に受光領域で発生した光発生電荷をキャリアボケット25の方に移動させずに、基板11に掛出できるようにするとともた。該

[0022] これにより、受光配全面で、かつ同時に光 信号による映像を固体操像変遷に取り込んでその光信号 を電気信号に変換し、映像信号として固体操像変靈の外 部に取り出すことができる。なお、第1及び第2のウェ 小傾城15a、15ち等が上記と逆の構電型の場合、即 ち高濃度埋込層25が1型の場合、高濃度埋込層25は エレクトロンポケット(キャリアポケット)となり、光 発生電子を繋げることになる。

### [0023]

【発明の実施の形態】以下に、本発明の実施の形態について図面を参照しながら説明する。

(第1の実施の形態)図1は、本発明の第1の実施の形態であるMOS型イメージセンサの単位調楽内における素子レイアウトについて示す平面図である。図2(a)は、図1の1-1線に沿う貯面図である。

【0024】図1及び図2(a)に示すように、単位調 第101内に、受光ダイオード111と光信号検出用Mのトランジスタ112と対象機と1変的たいかる。MOSトランジスタ112としてnチャネルディブレッションMOSトランジスタ(以下、単にMOSトランジスタと吹うを含めるから、シモ用いている、単位調素101はほぼ長方形状を有し、列又は行力向に対して斜めに向いている。単位調素101は一行内では特に分離されている。以前の一般である。

【0025】これら受光ダイオード111とMOSトランジスタ112は、それぞれ異なるウエル個域、即ち第10ウエル個域15 a、15 bは低速度のp型領域15 c、15 bは低速度のp型領域15 cを介して互いた接続されている。受光ダイナード111の部分の第10ウエルイ戦域15 aは光服財による電荷の発生領域の一部を構成している。MOSトランジスタ112の部分の第2のウエル領域15 bはたの領域15 bに行与するボテンシャルによってチャネルの顕確値圧を変化させることができるゲート領域を構成している。

10

【0026】受光タイオード111の部分では、図2(a)に示すように、p型の基板11上にn型層32aが形成されており、上記した第1のウェル領域15aはこのの型層32a上に形成されている。また、第1のウェル領域15a以の部分では、図2(a)に示すように、p型の基板11は濃度の高いp型層11aとの部分では、図2(a)に示すように、p型の基板111部分よりも厚くなっている。そのp型層11a上に 型層 (反対構電影層)32bが形成されており、上記したウェル領域15bはこの型層32bに形成されている。ウェル領域15bは万上が最大を対したがある。たり上の半端を基板で表面にはゲートを経験18を介してゲート電橋19が形成されている。ウェル領域15bの上方の半端体系板の表面にはゲートを経験18を介してゲート電橋19が形成されている。

【0027】ゲート電極19はリング状を有している。 リング状のゲート電極19の内線に囲まれるようにウエル環境15かの変配にソース領域16が形成されている。リング状のゲート電極19の外線を囲むように、かつウエル領域15かかの型層22にわたしてそれらの表層にドレイン領域17aが成されている。受光ダイオード111領ではドレイン領域17aが延化して受光タイオード111の不同物域は17が設定されている。即ち、不純物領域17をドレイン領域17aとは互いに接続した第1及び第2のウェル領域15a、15ないに接続した第1及び第2のウェル領域15a、15ないに接続した第1及び第2のウェル領域15a、15ないに接続した第1及び第2のウェル領域15a、15ないに接続した第1及び第2のウェル領域15a、15ないなが数をですが存むしていても、不純物領域27を含めた領域を意味することがある。

【0028】ソース領域16とドレイン領域17aの間の領域がチャネル領域となる。通常の動作電圧において、チャネル領域を対していまっと対態に保持するため、チャネル領域に適度な濃度の由型不純物を導入して中型のチャネルドープ層17bを形成している。その内型のチャネルドープ層17bを形成している。その内に、ソース領域16を開けようにキャリアポケット(高濃度埋込局 : 光発生電荷の高積領域)25が形式ナット25周辺部の第1及び第2のウェル領域15a、15bに比ってp型の不純物濃度を高くしているため、光発生間ののボテンシャルが低くなる。これにより、光発生正孔を対してキャリアポケット25に集めることができる。

15 b の間に介在する低濃度のp型製鉱 (一導電型領 線) 15 c は党光ダイオード111 側のドレイン領域1 7 a とサイネルド一プ圏17 b の境界部分に当たる領域 に形成されている。第10 ウエル領域15 a と低濃度の p型領域15 c と第2のウエル領域15 b とで構成され る 党光領域からキャリアポケット25 に至る経路が電 電電話影路を126. 11 【0030】さらに、上記のように行間を分離している p型のオーバフロードレイン領域41の隣に、型層3 2 aを介して受光ダイオード111部の第1のウエル領域15 aが設けられている。オーバフロードレイン領域 41は基板11と接続しており、行間を分離するととも に適助な光度生電荷を基板11に禁止する機能を有す

【0031】第1のウエル領域 15 a から n型層 2 a 及びオーバフロードレイン順端 4 1 を経て基板に張る発 路が電荷排出経路となる。さらに、電荷排出経路のう ち、第1のウエルイ順端 1 5 a の端部領域の上方からオー パフロードレイン増端 4 1 上がしたってオーパンター ト4 2 がピート 総縁線 1 8 a を介して設け られている。オーパフロードレインゲート 4 2 下には弱 2 a の表層に力たって低濃度の n型領域 (表層操像) 1 7 cが形成されている。即ち、n型領域 1 7 c にオーパフ ロードレイン関域 4 1 と不必衝突域 1 7 c をかたいでいる。場合により、低濃度のn型領域 1 7 c をかわいに低 濃度のの型領域を用いても、ku

【0032】また、上記要素は絶縁膜26により被覆さ れており、受光ダイオード111の受光窓24以外の領 域は絶縁膜26上に形成された金属層(遮光躔)23に より遮光されている。次に、図2(b)を参照して、オ ーパフロードレイン領域からキャリアポケット25に至 る表面に平行な平面内であって、一方向に沿う価電子帯 (Ev) の変化の様子、及びキャリアポケット25から 基板11に至る深さ方向に沿う価電子帯 (Ev) の変化の 様子について説明する。図2(b)は図2(a)のII-II線に沿う、価電子帯 (Ev) の頂上の変化の様子を示 す図である。ソース領域16、ドレイン領域17a及び 不純物領域17よりわずかに深く、かつ図面の受光領域 を中心として、左側のキャリアポケット25に至る経路 が電荷転送経路内の価電子帯 (Ev) の変化の様子を示 し、右側のオーパフロードレイン領域41に至る経路が 電荷排出経路内の価電子帯 (Ev) の変化の様子を示 **t.** 

12 と15bにおける価電子帯 (Ev) の頂上を基準レベル としている。

【0034】受光領域とキャリアボフット25の間に、低濃度の早領域は15 により、及び受光領域とキーバフロードレイン領域41の間に、中型第32 はより、それぞれ基準レベルよりも低いエネルギレベルの領域が形成されている。このエネルギレベルの低い領域は光発生正孔に対して障壁となる。また、高濃度の戸壁のキャリアボケット25では基準レベルよりも高くなっており、光発生ホールが集めら加えくなっている。

【0035】ゲート19やオーバフロードレインゲート 42その他の智味に加える電圧を演響することにより電 俗障壁の高低を顕著して、キャリアボケット25やオー パフロードレイン領域41への光発生正孔の移動を制御 することができる。次に、図3を参照して上記の構造の 単位開業を用いたMOS型イメージセンサの金体の構成 について説明する。図3は、本発明の第1の実施の形態 におけるMOS型イメージセンサの回路構成図を示す。 【0036】図3に示すように、このMOS型イメージ 20セメサは、2次元アレーセンサの開発を接っており、上 記した構造の単位重素10が別かり扱び行力的にマト リクス状に配列されている。また、無道走産信号(VS CAN)の電影を推回第102及びドレイン電圧(VD D)の駆動を推回第102及びドレイン電圧(VD D)の駆動を推回第102及びドレイン電圧(VD

【0037】垂直老童信号供給線 (VSCAN供給線) 59a,59b,・・・は垂直査査信号の駆動走室回路 102から行動に一つずつでいる。各垂直走産信号供 総線59a,59b,・・・は、行方向に並ぶ全ての単 位軍署101内のMOSトランジスタ112のゲート電 框19に接続されている。また、ドレイン電圧供給線 (VDD供給線)61a,61b,・・・はドレイン電 圧(VDD)の駆動・走室回路103から行毎に一つずつ でている。各ドレイン電圧供給線61a,61b,・・・ は、行方向に歩ぶ全ての単位両業101内の光信号検

に配置されている。

接続されている。
【0038】また、垂直出力線60a,60b,・・・
が列毎に一つずつ出ており、全垂直出力線60a,60b,・・・は列方角に並ぶ全での単位画素101内のM
OSトランジスタ112のソース領域16にそれぞれ接続されている。また、MOSトランジスタ112のソース領域16は列毎に昇圧電圧供給線73a,73b,・・・を通して昇圧走査回路108と接続している。キャ
ファボケット26内、第1及び第2のウェルを繰りた5

出用MOSトランジスタ112のドレイン領域17aに

ウエル質域 1 5から右側に、電荷排出経路を構成する、 不純約額域 1 7下の第 1 のウエル領域 1 5 a、 n 型層 3 2 a、オーバフロードレイン領域 4 1 が並んでいる。こ の場合、どの経聴や領域にも電圧を印加していたい状態 を示している。また、第 1 及び第 2 のウエル領域 1 5 a 5 を示している。また、第 1 及び第 2 のウエル領域 1 5 a 5 で

13 ソース領域16は信号出力回路105内の図示しないキ ャパシタからなる対の第1及び第2のラインメモリと接 続している。第1のラインメモリにはキャリアポケット 25に光発生電荷が蓄積されているときの第1のソース 電位を記憶させ、かつ第2のラインメモリにはキャリア ポケット25から光発生電荷を排出した後の第2のソー ス電位を記憶させる。そして、図示しない差動増幅器等 を通して第1及び第2のソース電位の差の電圧を光信号 として出力する。なお、この実施の形能ではソース領域 16に定電流源などの能動負荷を接続していない。

【0040】水平走査信号 (HSCAN) 供給線72 a、72bは水平走査信号 (HSCAN) 入力走査回路 104から列毎に一つずつ出ている。各水平走査信号 (HSCAN) 供給線72a、72bは信号出力回路1 05と接続されている。水平走査信号 (HSCAN) 入 力走査回路104は各水平走査信号 (HSCAN) 供給 線72a、72bを通して信号出力回路105内に水平 走査信号を供給し、光信号を出力するタイミングを制御 する.

【0041】垂直走査信号 (VSCAN) 及び水平走査 20 信号(HSCAN)により、遂次、各単位画素101の MOSトランジスタ112を駆動して光の入射量に比例 した、残留電荷によるノイズ成分を含まない映像信号 (Vout ) が信号出力回路105から読み出される。次 に、図4、図5及び図6にしたがって、一連の連続した 固体撮像素子の光検出動作を簡単に説明する。

【0042】図4は、本発明に係るMOS型イメージャ ンサを動作させるための各入出力信号のタイミングチャ ートを示す。また、図5及び図6は、各動作における、 ャリアポケット25、オーバフロードレイン領域41及 びそれらの周辺部のエネルギバンド、特に価電子帯の頂 上のエネルギレベル (E v) の変化の様子を示す模式図 である.

【0043】この場合、光信号検出用MOSトランジス タ112としてp型の第2のウエル領域15bに形成さ れたnチャネルディブレッション型MOSトランジスタ を用いる。光検出動作は、初期化期間 (播出期間) 一蕃 積期間-読出期間-からなる一連の過程を繰り返し行 う。ここでは、都合上、初期化期間から説明を始める。 なお、一連の動作の間中、オーバフロードレイン領域4 1は接地されているとする。

【0044】まず、初期化動作を行なう。初期化動作に おいては、全画素について、キャリアポケット25内、 第1及び第2のウエル領域15a,15b内に残る電荷 を排出する。即ち、図4に示すように、全画素について ドレイン領域17a (不純物領域17) の電位 (Vp d) を約5 V とし、かつゲート電極19 の電位 (Vg) を凡そ7Vとする。また、オーバフロードレインゲート 42の電位 (Vofdg) を接地電位 (零電位) とする。ド 50 【0049】次に、図4、及び図5 (d)、(c)、

14 レイン領域17aの電位はチャネル領域を通してソース 領域16にも及ぶ

【0045】このとき、ドレイン領域17a、ソース領 城16、不純物領域17のpn接合及び基板11側のp n接合に電圧がかかるとともに、ゲート電極19に印加 した電圧によりチャネル領域17bは導通状能を保ち、 ソース領域16とドレイン領域17aに印加した電圧が 第2のウエル領域15b及びホールポケット25にかか る。これにより、基板11の上部の領域は空乏化され、 このとき発生する高電界により、受光ダイオード111

部の第1のウエル領域15a内の残留正孔は直接に基板 11に排出されるとともに、キャリアポケット25を含 む第2のウエル領域15bから確実に残留正孔が排出さ れる。また、図5 (b) に示すように、電位の低いオー パフロードレイン領域41を通しても受光ダイオード1 1 1部のウエル領域 1 5 a 内の残留正孔が排出される。 【0046】次に、蓄積動作を行なう。この場合も、全 画素について、受光領域で光発生正孔を発生させ、それ をキャリアポケット25に転送し、蓄積させる。全画素 について、光信号検出用MOSトランジスタ112のド レイン領域 1 7 a に電圧、例えば約 0. 5 V (V p d) を印加する。また、ゲート電極19にドレイン電位 (V pd) 及びソース電位 (Vps) に対してチャネル領域 が空乏化せず、十分な電子密度を持って電子が蓄積され るようなゲート電圧 (Vg)、例えば凡そ2V程度を印 加する。これにより、チャネル領域には十分な電子密度 の電子が蓄積され、ソース領域16はドレイン領域17 aとチャネル領域を通して繋がり、ソース領域16には ドレイン領域 1 7 a の電圧 (V p d) と同じ電圧 (V p 受光ダイオード111、ウエル領域15a,15b、キ 30 s)約0.5Vが印加される。さらに、オーバフロード レインゲート42に3V (Vofdg)を印加する。

【0047】蓄積期間において、チャネル領域が空乏化 せず、十分な電子密度をもって電子が蓄積されるような ゲート電圧 (Vg)、例えば凡そ2 V程度を印加するこ とによりゲート絶縁膜18とチャネル領域の界面での界 面準位の正孔発生中心は非活性化されて、界面進位から の正孔の放出、即ちリーク電流が抑制される。これによ り、光発生電荷以外の正孔のキャリアポケット25への 蓄積が抑制され、映像画面において所謂白キズの発生を 防止することができる。

【0048】続いて、全画素の受光面に、かつ同時に受 光ダイオード111に光を照射する。光照射により電子 -正孔対 (光発生電荷) を発生させると、図5 (c) に 示すように、受光領域からキャリアポケット25に至る 経路 (電荷転送経路) 中のp型領域15cの正孔に対す る電位障壁、及び受光領域からオーバフロードレイン領 城41に至る経路(電荷排出経路)中のn型層32aの 正孔に対する電位障壁が高いので、光発生正孔は受光ダ イオード111部に蓄積されることになる。

(f) に示すように、全画素について、3段階で受光ダ イオード111部の光発生正孔をキャリアポケット25 に転送し、蓄積する。このため、まず、図5 (d) に示 すように、全画素について、光信号検出用MOSトラン ジスタ112のドレイン領域17aの電位(Vnd)を 約0.5 Vに、オーバフロードレインゲート42の電位 (Vofdg) を3Vにそれぞれ保持したまま、ゲート電極 19の電位 (Vg) を接地電位とし、受光部のウエル領 城15aに対してキャリアポケット25を有するウエル 領域15bの電位を下げる。

【0050】続いて、ゲート電極19、ソース領域1 6、オーバフロードレインゲート42の電位(Vg、V ps、Vofdg) を前の状態に保持したまま、ドレイン領 城17aの電位(Vpd)を3Vとして、キャリアポケ ット25を有する第2のウエル領域15bの電位を受光 **領域の第1のウエル領域15aに対して相対的にさらに** 下げる。

【0051】最後に、ゲート電極19の電位 (Vg) を 前の状態に保持したまま、ドレイン領域17aの電位 2の電位(Vofdg)を5Vとして、キャリアポケット2 5を有する第2のウエル領域15bの電位を受光領域の 第1のウエル領域15aに対して相対的にさらに下げ る。

【0052】次に、読出し動作を行なう。この読出期間 において、一行単位で各画素の関値電圧、即ち光電変換 された光信号を読み出して信号出力回路105内の記憶 装置に記憶させ、引き続き映像信号として水平出力線7 1に出力させる。まず、第1行目の全職素について、V SCAN駆動走査回路102から選択行のゲート電極1 9 への出力線 5 9 a に約 2 V を出力する。非選択行のゲ ート電極19への出力線59bに接地電位を出力する。 一方、選択行及び非選択行ともにVDD駆動走査線61 aを凡そ3V (MOSトランジスタ112のドレイン電 位となる) に保つ。また、オーバフロードレインゲート 4 2は選択行及び非選択行ともに接地電位とする。 【0053】このとき、選択行の画素内のキャリアポケ ット25上方のチャネル領域の一部に低電界の反転領域

が形成され、チャネル領域の残りの部分に高電界領域が 形成される。MOSトランジスタ112のドレイン電圧 -電流特性は飽和特性を示す。これにより、第1のライ ンメモリが充電されていき、充電が完了したところで、 第1のラインメモリに光変調された関値電圧 (ソース電 位VoutS) が記憶される。また、図6 (g) の実験で示 すように、オーバフロードレインゲート42の電位が低 いため、電荷排出経路中に光発生正孔に対する障壁が存 在していない。このため、受光領域で光照射により発生 する光発生正孔はオーバフロードレイン領域41を通し て基板11に排出される。

【0054】一方、非選択行の画素では、図6(g)の 50 行ではキャリアポケット25に光発生正孔が蓄積された

16

点線で示すようにエネルギレベルが変化し、キャリアボ ケット25の電位はより低くなっている。このため、キ ャリアポケット25に蓄積されている光発生正孔は選択 行の読出し動作中に漏洩しない。また、オーバフロード レインゲート42の電位が低いため、受光領域で光照射 により発生する光発生正孔はオーバフロードレイン領域 41を通して基板11に排出される。

【0055】上記のように、読み出した関値電圧には光 発生正孔のみによる電圧の他に光発生正孔によらない電 10 荷に起因した電圧 (即ち雑音電圧 (VoutN) と称す る。) も含んでいる。光信号からこの雑音電圧を除くた め、読出し動作を行なった選択行について、引き続き、 雑音電圧 (VoutN) のみを読み出す動作を行なう。即 ち、VSCAN駆動走査回路102から選択行のゲート 電極19への出力線59aに約7Vを出力する。非選択 行のゲート電極19への出力線59bを接地電位に保持 する。また、選択行及び非選択行ともにVDD駆動走査 線61aを凡そ5Vに保つ。また、オーバフロードレイ ンゲート42は選択行及び非選択行ともに接地電位のま (Vpd)を5 Vとし、オーバフロードレインゲート4 20 ま保持する。これにより、図6 (h) の実線で示すよう にエネルギレベルが変化し、選択行の画素では、図5 (b) で示す初期化動作と同様に、半導体内から残留電 荷が排出される。

【0056】一方、非選択行の画素では、図6 (h) の 点線で示すようにエネルギレベルが変化し、キャリアポ ケット25の電位はより低くなっている。このため、キ ャリアポケット25に蓄積されている光発生正孔は選択 行の読出し動作中に漏洩しない。また、オーバフロード レインゲート42の電位が低いため、受光領域で光照射 により発生する光発生正孔はオーパフロードレイン領域 41を通して基板11に排出される。

【0057】次いで、選択行の画素で、図6 (g) のと きと同様に、図6(i)の実線で示すようにエネルギレ ベルを変化させて、MOSトランジスタ112を動作さ せる。これにより、第2のラインメモリが充電されてい き、充電が完了したところで、キャリアポケット25に 光発生正孔が蓄積されていない状態での関値電圧 (ソー ス電位VoutN) が第2のラインメモリに記憶される。-方、非選択行では、図6 (g) のときと同様に、図6 (i)の点線で示すようにエネルギレベルを変化させ

て、キャリアポケット25に蓄積されている光発生正孔 が選択行の読出し動作中に漏洩しないようにする。 【0058】その後、図6 (j) の実線で示すようにエ ネルギレベルを変化させて、ソース電位 VoutS、VoutN の差の電圧を出力する動作を行う。このようにして、光 照射量に比例した映像信号 (Vout=VoutS-VoutN) を取り出すことができる。その後、図6 (g) 乃至図6 (j) の動作を繰り返して、一行毎に読み出し動作を行 なう。その間、いまだ読み出しを行なっていない非選択

ままの状態が保持される。

【0059】このようにしてすべての行の画素から光電 変換されただ信号を読み出すことで一つの映像を画面に 映し出すことができる。以上のように、この毎別の第 りの 実施の形態である固体機像変異の駆動方法において は、初期化期間と蓄積期間と整視期間と整円を登している。 一般に 初期化加削と蓄積期間でを配業について、初期化とキャリアボケット 25 への蓄積とを行ない、 読出し動作において、選択行の画素から光信号を結び、 でであるともに、送出し動作においた、選択行の画素から光信号を対して、 がであるともに、送出し動作においた光光生電荷が選及しないようにするともに、送出し動作に変光質板で売光度で表しています。 これであるともに、送出し動作に変光質板で表した光光 生電荷がキャリアボケット 25の方に移動せずに、 オーバフロードレイン 仮域 41 から排出できるようにすることができる。

17

[0060] これにより、受圧版全面で、かつ同時に光信号による映像をイメージセンサに取り込んで、その光信号を電気信号と変換して映像信号としてイメージセンサの外部に取り出すことができる。さらに、電荷発生質 28 域及び電荷転送開業が埋め込み構造を有するので、着精動動作・池田敷作・初期化動作(側出動作)の一進の過程において、光発生正孔が移動するときに、半導体表面やチャネル領域内の維育派と相互作用しない理想的な光電変換機構を実現することができる。

【0061】(第2の実施の形態)図7 (a) は第2の実施の形態である固体機像業子の期面図である。図7 (b) は図7 (a) のIII-III 国際に対象で事物の重要を表現している。図7 (a) において、図2 (a) と異なるところは、第1のカエー傾域15 を対象のウエル傾域15 の間に低濃度のp型領域を設けないで、第1 のウエル領域15 の P型の不純物濃度生物2のフェル領域15 の との P型の不純物濃度生物2 している点である。なお、図中、他の符号は図2 (a) と同じ符号で示すものは図2 (a) と同じ符号で示すものは図2 (a) と同じのを示すので、説明を名略する。な 荷鉱送経路内で第1のウェルイ領域15 a と第2のウェル

100621 これにより、図ブ(b)に示すように、電 商転記経路所で第1のウェル(機関)5 a と第2の2の 領域15 b との機解に、受光関域からキャリアポケット 25 に向かう光発生正孔に対してエネルギリアポケット なるような、即じ電位が高くなるような正孔に対する電 位距壁を形成することができる。従って、図5 (c)に ボナ光発生正孔の蓄積動件において、キャリアポケット 25 及びオーバフロードレイン領域41 への光発生正孔 の移動を阻止して受光領域に光発生正孔を蓄積させるこ とが可能である。

【0063】これにより、第1の実施の形態と同様に、 初期化動作と、蓄積動作と、器出し動作からなる一連の 動作を繰り返して、受光面全面で、かつ同時に光信号に よる映像をイメージセンサに取り込んで、その光信号を 8000円 18 始信長レレアイメージセンサ

電気信号に変換して映像信号としてイメージセンサの外 部に取り出すことができる。

(第3の実施の形態)図8は、第3の実施の形態である MOS型イメージセンサの単位画案内における素子レイ アウトについて示す平面図である。図9は、図8のIV-IV線に沿う断面図である。

【0064】第3の実施の形態において、第1の実施の 形態と異なるところは、図8に示すように、受先ゲイオ ド111節の第1のウエル領域15aが行列に構っ で並ぶように保持しつつ、かつ、列方向(域)以行方 向)で開接する受光ゲイオード111部の第1のウエル 関策15a同社を接近させて設け、それらの第1のウエ ルイ領域15a同士に共通のオーバフロードレイン領域4

傾城 15 a 同士を被近させて設け、それらの第1のウエル領域 15 a 同士に共通のオーパフロードレイ 領域 4 1 が設けられている点である。また、オーパフロードレイン 4 以外 6 1 が設けられている点である。また、オーパフロードレイングート (OFDG) 42 a はオーパフロードレイン 領域 4 1 の上方を通り、競技する相互のウエル領域 1 5 a を発達してきらじゲート能縁膜 18 a を介して設けられている点である。

【0065】図5に示すように、オーバフロードレイン グート42aの下方の構成は、図2(a)のオーバフロードレインゲート42の下方における、オーバフロード レイン領域41から受光ダイオード111の不純物領域 17に至る構成と同じ構成を、四角形状のオーバフロー ドバエを3構成と同じ年成を、四角形状のオーバフロー ドのことを特徴としている。

【0066】また、図8に示すように、単位調素がほぼ 長方形状を有し、受光ダイオード111部の第1の分 ル領域15aとMOSトランジスタ112のゲート電極 19の並びの力向が列方向又は行方的に対して終め方向 50に向いていることは第1の実施の形態と同じである。イ カ、上記の条件を満たすため、単位順乗中の受光ダイ ード111部の第1のウェル領域15aとMOSトラン ジスタ112のゲート電極19の並びの向きが調接する 剛素で逆になっている点が第1の実施の形態と現たって

wa.

[0067] なお、図中、他の符号は図2(a)と同じ 符号で示すものは図2(a)と同じものを示すので、説明を省略する。上記333の実施の態能においては、受光 ダイオード111部の第1のウエル領域15aが行と列に構って並ぶように保持しつつ、かつ、列方向(感いは「方方向)で解除する受光ダイオード111部の第1のウエル領域15a同士を接近させて設け、それらの第1のウエル領域15a同士に共通のオーバフロードレイン領域41が設けられている。

[0068] これにより、第1の実施の形態と異なり、 等に第1のウエル領域15a相互を接続する、拡散分離 領域としても機能する帯状のオーパフロードレイン領域 41を行間にわたって設ける必要がなくなる。他の構成 は第1の実施の形態と同様なので、第2の実施の形態に おいても、第1の実施の形態と同様な作用・少級を奏す

ることができる...

【0069】 (第4の実施の形態) 図10は、第4の実 施の形態であるMOS型イメージセンサの単位画素内に おける素子レイアウトについて示す平面図である。図1 1 (a) は図10のV-V線に沿う断面図である。図1 1 (b) は図11 (a) のVI-VI線に沿う価電子帯の頂 上のエネルギレベル (E v) の変化の様子を示す図であ る第4の実施の形態において、受光ダイオード111部 の第1のウエル領域15 a が行と列に揃って並ぶように 保持しつつ、かつ、隣接する受光ダイオード111部の 10 第1のウエル領域15a同士を接近させて設け、それら の第1のウエル領域15a同士に共通のオーバフロード レイン領域41が設けられている点は第3の実施の形態 と同じである。

【0070】一方、第4の実施の形態において、第3の 実施の形態と異なるところは、図11 (a) に示すよう に、チャネル領域17bに隣接する受光ダイオード11 1側のドレイン領域17aと受光ダイオード111部の 不純物領域17との境界部分には、絶縁膜18bを介し である。この場合、第1及び第2のウエル領域15a. 15b同士はトランスファゲート44の下でn型層32 a を挟んで配置されており、トランスファゲート44は 第1のウエル領域15aの端部領域の上方から第2のウ エル領域15bの端部領域の上方にわたって設けられて いる。第1及び第2のウエル領域15aと15bとは、 トランスファゲート44の下でn型層32aの表層に形 成された低濃度のp型領域 (表層領域) 17dにより繋 がっている。

3の実施の形態と異なるところは、オーバフロードレイ ン領域41を共通にする画素は、列方向又は行方向に対 して斜め方向に配置しているもの同士である点である。 また、第1のウエル領域15aが八角形状を有している 点である。なお、図中、他の符号は図2(a)と同じ符 号で示すものは図2 (a) と同じものを示すので、説明 を省略する。

【0072】また、上記では、第1及び第2のウエル領 域15aと15bとは、トランスファゲート44の下で n型層32aの表層に形成された低濃度のp型領域17 dにより繋がっているが、図12に示すように、第1の ウエル領域15aと第2のウエル領域15bとは、n型 層32aを挟むように形成されてもよい。以上のよう に、この発明の第4の実施の形態においては、電荷転送 経路内で第1のウエル領域15aと第2のウエル領域1 5 b との接続領域上には、絶縁膜18 b を介してトラン スファゲート44が設けられている。

【0073】従って、トランスファゲート44に印加す る電圧により、その接続領域のポテンシャルが光発生電 20

れにより、必要なときに、受光領域からキャリアポケッ ト25に向かう光発生電荷の流れを制御することができ る。次に、図13乃至図15を参照して図11に示す構 成のMOS型イメージセンサの駆動方法について説明す る。図12に示すトランスファゲート44の周辺部の構 成を有するMOS型イメージセンサについても同様に流 用することができる。

【0074】図13は、図11に示すMOS型イメージ センサを動作させるための各入出力信号のタイミングチ ヤートを示す。また、図14及び図15は、各動作にお ける、受光ダイオード111、ウエル領域15a.15 b、キャリアポケット25、オーバフロードレイン領域 41及びそれらの周辺部のエネルギバンド、特に価電子 帯の頂上のエネルギレベル(Ev)の変化の様子を示す 模式図である。

【0075】この場合、光信号検出用MOSトランジス タ112としてp型の第2のウエル領域15bに形成さ れたnチャネルディブレッション型MOSトランジスタ を用いる。次に、図13、図14及び図15にしたがっ てトランスファゲート (TG) 44が設けられている点 20 て、一連の連続した固体機像素子の光検出動作を簡単に 説明する。光検出動作は、初期化期間(播出期間) - 蓄 積期間一読出期間ーからなる一連の過程を繰り返し行 う。ここでは、都合上、初期化期間から説明を始める。 なお、一連の動作の間中、オーバフロードレイン領域 4 1は接地されているとする。

【0076】まず、初期化動作を行なう。初期化動作に おいては、図14(a)乃至(d)の動作を経て、全画 素について、キャリアポケット25内、第1及び第2の ウエル領域15a,15b内に残る電荷を排出する。図 【0071】第4の実施の形態における他の構成で、第 30 14 (a) に示すように、受光領域内の残留電荷をキャ リアポケット25に転送する。即ち、図13に示すよう に、ドレイン領域17a (不純物領域17) の電位 (V pd)を約3 Vとし、かつゲート電極19の電位 (V g) を凡そ0 Vとし、トランスファゲート (TG) 44 の電位(Vtg)を凡そOVとし、オーバフロードレイ ンゲート42の電位(Vofdg)を凡そ3Vとする。 【0077】次いで、図14 (b) に示すように、電荷 転送経路内の残留電荷をキャリアポケット25に転送す る。即ち、図13に示すように、ドレイン領域17a (不純物領域17) の電位 (Vpd)、ゲート電極19

> の電位(Vg)及びオーバフロードレインゲート42の 電位(Vofdg)を前の状態に保持したまま、トランスフ ァゲート (TG) 44の電位を凡そ3Vとする。 【0078】続いて、図14 (c) に示すように、オー バフロードレイン領域41の電位 (Vofdg) を下げる。 次いで、図14 (d) に示すように、キャリアポケット

25内、第1及び第2のウエル領域15a, 15b内に 残る電荷を排出する。即ち、図13に示すように、全画 素についてドレイン領域17a (不純物領域17) の電 荷に対する障壁となるように調整することができる。こ 50 位(Vpd)を約6Vとし、かつゲート電極19の電位

(Vg) を凡そ8 Vとする。また、トランスファゲート (TG) 44 の電位 (Vtg) を凡そ8 Vとする。さら に、オーバフロードレインゲート42 の電位 (Vofdg) を接地電位 (零電位) とする。ドレイン領域17 aの電 位 (Vpd) はチャネル領域を通してソース領域16に も及ぶ。

【0079】このとき、ドレイン領域17a、ソース領域16、不純物領域17のpn 1後合及び基域11側のpn接合に電圧がかかるとともに、ゲート電機19に印加した電圧(Vg)は第2のウエル領域15b及び第2のナエル領域15b及び第2のナエル領域15bの下の1型第32bにかかる。これにより、基板11の上部の領域は空乏化され、このとき発生する高電界により、光光ダイオード11部の第1か上では、大力では15bの発電圧乱は酸米、基板11bが出たのようとともに、キャリアボケット25を含む第2のウエル領域15bから確実に残留正孔が掛出される。また、図14(d)にデオナラに、環他の低いオーバフロードレイン領域41を売しても受光電域の第1のウエルの領域16を内容で表現で表現で表現である。

[0080] 次に、養養動作を行なう。養養動作は、図 34(e) 及び(f)、図15(a) 及び(b) に示すように、全国業について、受災動域で洗発生正礼を発生させ、それをキャリアポケット25に転記し、蓄積させる。光信身後出州のSトランスタ月12のドレン側域17aに電圧(Vpd)、例えば約1Vを印加する。また、ゲード電艦19にドレイン電(Vpd)及びソース電位(Vpd)及びソース電位(Vpd)及びソース電位(Vpd)及びメース電位(Vpd)を引により大・イスを関本である。これにより、何よば凡そ2V程度を印加する。これにより、チャネル領域が正は十分な電子部度の電子が 38 据待れ、ソース領域16はドレイン領域17aとチャネル領域が近く実験がり、フィス領域16にはドレイン領域17aの電圧(Vpd)と同じ電圧(Vpd)約174年の第24年のでは、オーバフロードレインゲート42に39(Vofの域)を同か出す。

【0081】続いて、全国素の受光面に、かつ同時に受光ダイオード111に光を照射する。光照射により電子
ー正孔対(保発生電荷)を発生させると、図14(e)
に示すように、受光領域からナーパフロードレイン領域
イ1に至る形態、電荷排出経路)中のn型層32aの正 礼に対する電位障壁が高いので、光発生正孔は受光ダイオード11部に蓄積されることになる。なお、受光領域からキャリアボケット25に至る経路(信荷電送経路)中のn型層32bの正孔に対する電位障壁が多少低くなつているので、一部は、キャリアボケット25に転送さればしめるものもある。

[0082] 次に、図14(f)、及び図15(a)に 示すように、全画薬について、2段階で受光ダイオード 111部の光発生正孔をキャリアポケット25に転送 し、蓄積する。このため、まず、図13に示すように、 22

全興業について、また、トランスファグト 4 4 の電位 (Vtg) を接地電信に、かつ、オーバフロードレイン ゲート 4 2 の電位 (Vofg) を3 Vにそれぞれ採持したまま、光信号検出用MOSトランジスタ 1 1 2 のドレイ く関策 1 7 8 の電位 (Vp 4) を約3 Vに高めるとともに、ゲート電極 1 9 の電位 (Vp 4) を終地電位とし、受光頻敏の第1 のウェル領域 1 5 8 に対してキャリアポケット 2 5 を有する第2 のウェル領域 1 5 4 の電位をとし、受光領域の発生電荷を受光順域から電荷転送機域を軽でキャリアポケット 2 5 8 に向かわせる差 5 位分かが原域され、光条生正元がキャリアポケット 2 5 に向かわせる差

の方に導みれる。
[0083] 続いて、ドレイン領域17aの電位(Vp d)、ゲート電極19の電位(Vg)、ソース領域16 の電位(Vp)、オーバフロードレインゲート42の電位(Vofg)を前の状態に保持したまま、トランスファゲート44の電位(Vtg)を3Vに高めて、電荷転送路路途中の光発生正孔をキャリアボケット25に向かわせる電界をきに強める。

【0084】 景後に、図13に示すように、ドレイン領域 17 aの電位 (Vp d)、 ゲー 所権 19 の電位 (Vp d)、ゲー 所権 19 の電位 (Vp tg) とり、トランスフゲート44の電位 (V tg)、ソース領域 16 の電位 (Vp s) を前の状態に保持したまま、オーバフロードレインゲート42 の電位 (V ofds)を接地電位とする。図15(b)に示すように、受光領域に残留する光光生電荷はオーバフロードレイン領域 41を経て基好 1(個に排出される。

【0086】まず、図13に示すように、金画素について、トランスファゲート44の電位(V tg)及びオーパフロードレインゲート420電位(V tg)及びオーパフロードレインゲート420電位(V tg)を前の状態に保持したまま、ドレイン領域174の電位(V g)を3Vに保持する。さらに、選択された第17日(選択行)の全画素について、ゲート電帳19の電位(V g)を約2Vに保持するとともに、非選択行のゲート電帳19の電位(V g)を被地電位とする。

【0087】このとき、選択行の画案内のキャリアポケット25上方のチャネル領域の一部に低電界の反転領域 が形成され、チャネル領域の残りの部分に高電界 形成される。MOSトランジスタ112のドレイン電圧 の電流特性は飽和特性を示す。これにより、第1のライ ンメモリが充電されていき、充電が完了したところで、

第1のラインメモリに光変調された関値電圧 (ソース電 位 VoutS) が記憶される。また、図15 (d) の実籍で 示すように、オーバフロードレインゲート42の電位が 低いため、電荷排出経路中に光発生正孔に対する障壁が 存在していない。このため、受光領域で光照射により発 生する光発生正孔はオーバフロードレイン領域 41を通 して基板11に排出される。

23

【0088】一方、非選択行の画素では、図15 (d) の点線で示すようにエネルギレベルが変化し、キャリア ポケット25の電位はより低くなっている。このため、 キャリアポケット25に蓄積されている光発生正孔は選 択行の読出し動作中に漏洩しない。また、オーバフロー ドレインゲート42の電位が低いため、受光領域で光照 射により発生する光発生正孔はオーバフロードレイン領 域41を通して基板11に排出される。

【0089】その後、図15 (e) の実線で示すように エネルギレベルを変化させて、ソース電圧 (VoutS) を 出力する動作を行う。このようにして、光照射量に比例 した映像信号 (Vout=VoutS) を取り出すことができ る。その後、図15 (d) 乃至図15 (e) の動作を繰 り返して、一行毎に読み出し動作を行なう。その間 い まだ読み出しを行なっていない非選択行ではキャリアポ ケット25に光発生正孔が蓄積されたままの状態が保持 される。

【0090】このようにしてすべての行の画素から光電 変換された光信号を読み出すことで一つの映像を画面に 映し出すことができる。なお、上記では、第1の実施の 形態と異なり、光信号 (VoutS) から雑音電圧 (Vout N) を除く動作を行なっていないが、必要な場合、第1 の実施の形態と同じように、図15 (d) に示す光発生 正孔による光信号を読み出す動作の後に、キャリアポケ ット25を初期化する動作と初期化した状態でのソース 電位、即ち雑音電圧のみを読み出す動作を行なう。そし て、図15 (e) に示すラインメモリから光信号を読み 出す動作のときに、ソース電位VoutS、VoutNの差の電 圧を出力する動作を行う。このようにして、光照射量に 比例した映像信号 (Vout=VoutS-VoutN) を取り出 すことができる。

【0091】以上のように、上記第4の実施の形態にお 40 いても、第1の実施の形態と同様に、初期化期間と蓄積 期間と読出期間とをこの順に繰り返している。特に、初 期化期間と蓄積期間で全面素について、初期化とキャリ アポケット25への蓄積とを行ない、読出し動作におい て、選択行の画素から光信号を読み出す際に、電荷転送 経路の電位と、電荷排出経路の電位とを制御して非選択 行のキャリアポケット25に蓄積されたキャリアが漏洩 しないようにするとともに、読出し動作中に受光領域で 発生した光発生電荷がキャリアポケット25の方に移動 せずに、オーバフロードレイン領域41を通して基板1 50

24 1に排出できるようにすることができる。

【0092】これにより、受光面全面で、かつ同時に光 信号による映像をイメージセンサに取り込んで、その光 信号を電気信号に変換して映像信号としてイメージセン サの外部に取り出すことができる。また、第4の実施の 形態の他の構成については、第1の実施の形態と同様で あるので、第4の実施の形態においても、第1の実施の 形態と同様な作用・効果を奏することができる。

【0093】 (第5の実施の形態) 図16は、第5の実 10 施の形態であるMOS型イメージセンサの単位画素内に おける素子レイアウトについて示す平面図である。 第5 の実施の形態において、トランスファゲート44a及び オーパフロードレイン領域41が設けられている点は第 4の実施の形態と同じであるが、オーバフロードレイン 領域41が画素毎に設けられている点が、第4の実施の 形態と異なる。

【0094】なお、図中、符号42Cは、第1のウエル 領域15aの端部領域上からオーバフロードレイン領域 41上にわたって設けられたオーバフロードレインゲー 20 トであり、17Cはオーバフロードレインゲート42c

の下の、第1のウエル領域15aの端部領域からオーバ フロードレイン領域 41 に至る領域の表層に設けられた 低濃度のn型領域又はp型領域である。

【0095】以上のように、第5の実施の形態において は、オーバフロードレイン領域41が画素毎に設けられ ている点以外、第4の実施の形態と同様な構成を有する ので、第5の実施の形態においても、第4の実施の形態 と同様な作用・効果を奏することができる。以上、宝施 の形態によりこの発明を詳細に説明したが、この発明の 30 範囲は上記実施の形態に具体的に示した例に限られるも のではなく、この発明の要旨を逸脱しない範囲の上記実

施の形態の変更はこの発明の範囲に含まれる。

【0096】例えば、上記の実施の形態では、信号出力 回路内でソース領域56に入力キャパシタからなるライ ンメモリを直結しているが、ラインメモリに並列に定電 流源を接続し、ソースフォロワ接続としてもよい。この 場合、スイッチトキャパシタ回路を設けなくてもよい。 また、p型の基板11上のn型層32a,32b内に第 1及び第2のウエル領域15a、15bを形成している

が、n型層32a, 32bの代わりに、p型のエピタキ シャル層にn型不純物を導入してn型層を形成し、この n型層内に第1及び第2のウエル領域15a、15bを 形成してもよい。

【0097】さらに、p型の基板11を用いているが、 代わりにn型の基板を用いてもよい。この場合、上記実 施の形態と同様な効果を得るためには、上記実施の形態 等で説明した各層及び各領域の導電型をすべて逆転させ ればよい。この場合、キャリアポケット25に蓄積すべ きキャリアは電子及び正孔のうち電子である。

[0098]

【発明の効果】以上のように、この発明の固体撮像装置 においては、受光領域で発生した光発生電荷を基板に排 出する電荷排出経路と、電荷排出経路の光発生電荷に対 する電位障壁を制御する手段とを有している。従って、 必要なときに、受光領域から基板に向かう光発生電荷の 流れを制御することができる。

【0099】また、受光領域で発生した光発生電荷を光 信号検出用MOSトランジスタの蓄積領域に転送する電 荷転送経路内にも光発生電荷に対する電位障壁を制御す る手段を有している。これにより、必要なときに、受光 10 領域から蓄積領域に向かう光発生電荷の流れを制御する ことができる。この発明の固体撮像装置の駆動方法にお いては、初期化動作と蓄積動作と読出し動作とをこの順 に繰り返している。特に、初期化動作と蓄積動作におい て全画素について、初期化と蓄積領域への蓄積とを行な い、読出し動作において、選択行の画素から光信号を読 み出す際に、電荷転送経路の電位と、電荷排出経路の電 位とを制御して非選択行の蓄積領域に蓄積されたキャリ アが漏洩しないようにするとともに、読出し動作中に受 ずに、基板に排出できるようにすることができる。

【0100】これにより、受光面全面で、かつ同時に光 信号による映像を固体撮像装置に取り込んでその光信号 を電気信号に変換し、映像信号として固体振像装置の外 部に取り出すことができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係るMOS型イメ ージセンサの単位画素内の素子レイアウトを示す平面図 である。

【図2】 (a) は、同じく、図1の1-1線に沿う断面 30 【符号の説明】 図である。(b)は、同図(a)のII-II線に沿う、

価電子帯(Ev)の頂上の変化の様子を示す図である。 【図3】図1のMOS型イメージセンサの全体の回路構 成を示す図である。

【図4】本発明の第1の実施の形態に係るMOS型イメ ージセンサを動作させるための各入出力信号のタイミン グチャートを示す。

【図5】図4の各期間における受光ダイオード、ウエル 領域、キャリアポケット、オーバフロードレイン領域及 びその周辺部のエネルギバンド、特に価電子帯の頂上の 40 18、18 a、18 b ゲート絶縁膜 エネルギレベル (E v) の変化の様子を示す模式図 (そ の1) である。

【図6】図4の各期間における受光ダイオード、ウエル 領域、キャリアポケット、オーバフロードレイン領域及 びその周辺部のエネルギバンド、特に価電子帯の頂上の エネルギレベル (E v) の変化の様子を示す模式図 (そ の2) である。

【図7】(a)は、本発明の第2の実施の形態に係るM OS型イメージセンサの単位画素内の素子の構造を示

す、図1のI-I線に沿う断面図である。(b)は、同 ∞ 60a、60b 垂直出力線

26

図(a)のIII-III線に沿う、価電子帯(Ev)の頂上 の変化の様子を示す図である。

【図8】本発明の第3の実施の形態に係るMOS型イメ ージセンサの単位画素内の素子レイアウトを示す平面図

【図9】同じく、図8のIV-IV線に沿う断面図である。 【図10】本発明の第4の実施の形態に係るMOS型イ メージセンサの単位画素内の素子レイアウトを示す平面 図である。

【図11】同じく、図10のV-V線に沿う断面図であ

【図12】同じく、トランスファゲート及びその周辺部 の他の構成を示す断面図である。

【図13】同じく、図10及び図11に示すMOS型イ メージセンサを動作させるための各入出力信号のタイミ ングチャートを示す。

【図14】図13の各期間における受光ダイオード、ウ エル領域、キャリアポケット、オーバフロードレイン領 域及びその周辺部のエネルギバンド、特に価電子帯の頂 光領域で発生した光発生電荷を蓄積領域の方に移動させ 20 上のエネルギレベル (Ev) の変化の様子を示す模式図 (その1) である。

> 【図15】図13の各期間における受光ダイオード、ウ エル領域、キャリアポケット、オーバフロードレイン領 域及びその周辺部のエネルギバンド、特に価電子帯の頂 上のエネルギレベル (Ev) の変化の様子を示す模式図 (その2) である。

【図16】本発明の第5の実施の形態に係るMOS型イ メージセンサの単位画案内の素子レイアウトを示す平面 図である。

11, 11a 基板

15a、43 第1のウエル領域

15b 第2のウエル領域

15c p型領域 (一準電型領域)

16 ソース領域

17 不純物領域(反対導電型領域)

17a ドレイン領域

17b チャネルドープ層 17c、17d 表層領域

19 ゲート電極

25 キャリアポケット (高濃度埋込層;光発生電荷の 蒸積領域)


32a、32b n型層 (反対導電型層)


41 オーバフロードレイン領域


42、42a、42b、42c オーバフロードレイン ゲート


44、44a トランスファゲート


59a、59b VSCAN供給線














(19)

## フロントページの続き

F ターム(参考) 4M118 AA10 AB01 BA14 CA04 CA20 FA06 FA14 FA19 FA34 FA39 FA40 FA42 5C024 AX01 CX11 CX71 CX76 GX03 GX16 CV31 CZ04 HX35 HX40 HX41 HX47 JX21